EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

60136363

PUBLICATION DATE

19-07-85

APPLICATION DATE

26-12-83

APPLICATION NUMBER

58244103

APPLICANT:

TOSHIBA CORP;

INVENTOR:


NISHIDA MUNEYUKI;


INT.CL.

H01L 27/04 H01F 17/00

TITLE

SEMICONDUCTOR DEVICE





ABSTRACT :

PURPOSE: To make the production of element such as transformer easier and miniaturization feasible as well as the formation of a coil-type inductor on the substrate similar to that for integrated circuit feasible by a method wherein an inductor main body with a contact part selectively connecting the first and the second conductor layers with each other to form them as a coil is provided.

CONSTITUTION: In order to produce an inductor main body, an SiO₂ film 2 is provided on a semiconductor substrate 1 and a conductor layer 3 as the first layer is evaporated to form a pattern by the conductor layer 3. Firstly, another SiO₂ film 5 for insulation is formed on the patterned conductor layer 3 and a material with high permeability is evaporated upon the layer 5 to form a part corresponding to a core 4 of a coil. Secondly, after forming the other SiO₂ film 7 for insulation, a contact hole to make the conductor layers 3, 6 connected with each other into a coil is formed into the SiO₂ layers 5, 7 by means of photoetching process. Finally the conductor layer 6 is evaporated to form a pattern into a winding structure by means of photoetching process again.

COPYRIGHT: (C)1985,JPO&Japio

⑩ 日本国特許庁(JP)

11 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭60-136363

@Int_Cl_1

識別記号

庁内整理番号

@公開 昭和60年(1985)7月19日

H 01 L 27/04 H 01 F 17/00 L-8122-5F 6447-5E

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 半導体装置

②特 願 昭58-244103

郁

行

20出 願 昭58(1983)12月26日

@発明者 寺島

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社多摩

川工場内

69発明者 增田 英司

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社多摩

川工場内

⑩発 明 者 西 田 宗

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社多摩

川工場内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

70代 理 人 弁理士 鈴江 武彦

外2名

明 組 製

1. 発明の名称

半海体装置

2. 特許請求の範囲

- (1) 半導体基板と、この悲板上に並設された 複数の第1の導体層と、この層上に絶縁膜を介 して並設された複数の第2の導体層と、前記第 1の導体層と第2の導体層間を選択的につなぎ これらをコイルとして形成するコンタクト部と を有するインダクタ本体を具備したことを特徴 とする半導体装置。
- (3) 前記基板と同一基板上に回路素子が形成され、その回路素子が前記インダクタ本体と電気的に接続されたことを特徴とする特許期求の能出銀1項または第2項に記載の半導体装置。
 - (4) 前記コイル内に、高透磁率のコアが前記

コイルとは絶録された状態で挿入されたことを 特徴とする特許請求の範囲第 1 項または第 2 項 に記載の半導体装備。

3. 発明の詳細な説明

[発明の技術分野]

本発明は半導体基板上にインダクタを形成した半導体装置に関するもので、特にコイル、ト ランス等として使用されるものである。

[発明の技術的背景とその問題点]

従来、モノリンックに作成されたリアクタンス索子には、磁気ディスク用の薄膜磁気ヘッドがある。 IBM 3 3 7 0 磁気ヘッド(日経エレクトロニクス 1980年7月7日号、日経マグロウヒル社、第110頁~第125頁)の場合、基盤上に下部電極となるパーマロイをめっきし、絶縁層を置いた上にコイルを蒸着により形成する。コイルは1層スパイラル巻きである。

しかしながら上記のものにあっては、次のよ うな問題点があった。即ちインダクタを薄膜技 術により作成する場合、製造技術は無徴回路をの製造技術と異なるため、無殺回路と同一基板とに形成することができない。またコイルは2次元的に作成されるため、相互誘導を利用したトランスなどの案子を作成しにくい、巻き数なったの世になったもくなりやすいなどの問題があった。

〔発明の目的〕

本発明は上記実情に鑑みてなされたもので、コイル状のインダクタを集積回路と同一基板上に形成するととができ、またコイルを 3 次元的に形成するため、トランスなどの来子が形成しやすく、また小形化が可能な半導体装置を提供しよりとするものである。

(発明の概要)

本発明は、従来半導体級税回路において繁子として利用できなかったインダクタを、 海膜技術によらず、 銀稜回路 製造技術 である多階配線により作成し、 回路素子として使用できるよう

巻き線構造の一例としては、4 μm の配線幅で 4 μm 間隔に配線されているものとする。巻き線構造の幅を 1 0 0 μm、 長さを 4 0 0 μm、 1 脂目メタルと 2 層目メタルの間隔を 1 μm とする。コア材料は 6i0。 のみであるとし、透磁率は真空の透磁率 μ。 = 1.257×10⁻⁶ [H/m] で近似する。との巻き線構造を有限長ソレノイドとみなせば、インダクタンスLは次式により計算できる。

にしたものである。

〔発明の実施例〕

以下図面を終照して本発明の一実施例を別する。能1図(a)は何実施例を示すインダクタ本体の平面図(b)は同実施例を別からの平面図は同盟ののB-B線はされた。図中1は集板1上にのB10。図中1は板1上にのB10。膜としてのB10。膜としてのB10。膜としてれた複数のの場合を開発を設立なり、4はたのの場合ははないでは、510。膜)5を11に絶数ののでは、510。膜)5を11に絶数ののでは、510。膜)5を11に絶数ののでは、510。膜)5を11に絶数ののでは、6は11にを11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換ののでは、6は11に変換のでは、6は11に変換のでは、6は11に変換のでは、6は11に変換のでは、6は11に変換のでは11に変換のでは11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に変換を11に

上記 構成のインダクタ本体を得る一例としては、半導体基板 1 上に 810。 膜 2 を設け、 その上に 1 層目の 導電体層 3 を蒸着し、 酸 導電体層 によるパターンをフォトエッチング法により形

 $L = \alpha \cdot \mu \cdot a \cdot \frac{N^2}{L} \quad (H)$

但し α は長岡係数、 α は透磁率、 α はソレノイドの断面積、 α はソレノイドの長さ、 α Nは巻き数である。上式に上記の値を代入すると α L = α × 3.14 × 10 $^{-9}$, α は0 α < 1 であるので、インダクタンスはおよそ1 [α H]である。

巻き線構造を用いてパルストランスを形成した例を第2図に示す。同図(a)は、 B-B'間標成の同図(b)は同図(c)は同図(b)のC-C'線に沿う断面図である。図中11a,11bはパルストランスカ端子,12a,は1次の光子,13は中間タップ,91は1次の光子のおいて、現状としたのパルストランスはお合ってもなりません。このパルスを増すため、現状としたのではないのが、は1なのである。このパルストランスの巻き線比は、跨き線構造から引きしたタップ13により調整する。

パルストランスをアイソレータとして使用した例を第3図に示す。第3図(a),(b)とも

CMOS 回路と他回路とのアイソレーションをはかった例である。 第 3 図 (a) は CMOS 回路によりトランシスタをドライブする回路である。 CMOS 型 NAND ゲート 2 1 から出力された正パルスは 監流 側限抵抗 2 3 とパイパスコンテンサ 2 2 を通り、パルストランス 2 4 の 1 次側コイル 9 1 に 流れ込む。 その結果 2 次側コイル 9 1 に パルスが誘起され、トランシスタ 2 5 がオンになると抵抗 2 6 に 電流が流れ、 端子 2 7 にパルスが反転したかたちで出力される。

第3図(b)はTTL回路によりCMOS回路をドライブするもので、TTL型ゲート28に正パルスが入力されると、電流制限抵抗29を通して電流がゲート28に流れ込む。このとき電流はパルストランス24の1次側コイル9:を流れるから、2次側コイル9:に電圧が膀起され、CMOSゲート30により反転されて端子31に出力される。ダイオード32は出力パルスのオーパーシュート吸収用である。

本発明においてはコナ(4)の材料として、パーマロイ、フェライト等を用いることができる。
[発明の効果]

以上説明した如く本発明によれば、コイル状のインダクタを集積回路と同一基板上に形成することができ、またインダクタ、トランスなどの架子が形成しやすく、また小形化が可能となるものである。

4.図面の簡単な説明

第1図(a) は本発明の一実施例を示すインダクタ本体の平面図、同図(b) は同図(a) のBーB級に沿う断面図、第2図(a) は本発明の他の実施例を示すパルストランスの概略構成図、同図(b) は同図(a) の一部詳細図、同図(c) は同図(b) のCーC'線に沿う断面図、第3図(a)・(b) は本発明の異なる実施例の回路図、第4図は本発明の更に異なる実施例を示す一部構成図である。

1 … 半導体 基板、 2 … SiO 。 膜、 3 … 第 1 の 導体層、 4 … コア、 5 , 7 … SiO 。 膜、 6 … 第 第3図(a),(b)において、同一半導体基板上にパルストランスと周辺回路を集積回路として作成することが可能で、第3図(a)の場合D-D'級から左側のゲート21、コンデンサ22、抵抗23、パルストランス24を削一半導体基板上に集積回路として作成できる。また第3図(b)の場合、E-E'級から右側のパルストランス24、ゲート30、ダイオード32を同一半導体基板上に集積回路として作成できるものである。

2 の導体層、 8 … コンタクト部、 9 … コイル、 9 ₁ … 1 次側コイル、 9 ₂ … 2 次側コイル、 2 4 … パルストランス。

出願人代理人 弁理士 鈴 江 武 彦

